加入湃方，共建AloT美好未來
1、負責神經網絡工具鏈后端的開發；
2、負責工具鏈runtime模塊的開發；
3、負責將訓練好的神經網絡向硬件平臺（嵌入式、FPGA等）的部署。
1、全日制統招碩士以上學歷，計算機、電子工程、數學、控制、通信等相關專業；
2、精通c/c++語言，熟悉python語言為加分項；
3、熟悉主流嵌入式軟件開發，有Linux開發使用經驗優先;
4、熟悉神經網絡及深度學習算法優先；
5、學習能力強，對新技術有鉆研興趣，責任心強。
1. 參與NPU的架構定義并針對設計進行時序、面積、功耗的優化；
2. 參與NPU內部模塊的RTL設計、仿真、驗證；
3. 配合SOC工程師完成系統集成；
4. 配合FPGA工程師、嵌入式工程師完成板級驗證；
5. 負責相關技術文檔的維護。
1. 本科及以上學歷，電子、微電子、通信相關專業，3年以上數字IC或FPGA開發經驗；
2. 精通數字電路，精通Verilog/SystemVerilog，熟悉Tcl/Perl/Python腳本；
3. 熟悉常用的仿真工具(VCS/NC-Verilog/Modelsim/Verdi)；
4. 了解數字IC設計流程，如DC，PT，PR等；
5. 有人工智能算法硬件化經驗者優先考慮；
6. 有較強的問題分析和解決能力，有良好的溝通能力和團隊合作精神。
1. 參與SOC產品規格和系統架構定義；
2. 參與各功能IP的RTL設計和集成；
3. 參與SOC系統設計，包括時鐘、復位、功耗等；
4. 配合驗證人員完成模塊及系統級驗證；
5. 支持嵌入式開發及相關技術文檔的維護。
1. 碩士及以上學歷，3年以上SOC相關設計開發經驗；
2. 精通Verilog/SystemVerilog，熟悉Tcl/Perl/Python腳本；
3. 熟悉數字IC設計流程，熟悉常用總線協議，如AXI，AHB等；
4. 有低功耗設計經驗者優先考慮；
5. 有嵌入式開發經驗或算法到硬件映射經驗者優先考慮；
6. 有較強的問題分析和解決能力，有良好的溝通能力和團隊合作精神。
1、負責收集、匯總和分析與企業相關的國家和地方政府政策信息以及項目申報信息；
2、組織開展項目申報工作，獨立完成項目書的撰寫，包括但不限于項目申報流程跟進，組織答辯等工作。
3、負責已申報項目的管理工作，根進項目進程及經費使用情況，組織完成項目驗收，項目結束后材料的整理歸檔；
4、完成公司安排的與項目申報相關的其他工作。
1、統招全日制本科及以上學歷，計算機、電子工程、自動化等理工類專業；
2、3年以上項目申報經驗（優秀者可放寬），有工業互聯網方向或軍民融合方向項目成功申報經歷者優先；
3、具備扎實的文字功底，具有良好的溝通和協調能力，思路清晰；
4、強烈的責任心和團隊合作精神，耐心細致，善于學習和總結，超強執行力。
