加入湃方，共建AloT美好未來
1、負責神經(jīng)網(wǎng)絡(luò)工具鏈后端的開發(fā)；
2、負責工具鏈runtime模塊的開發(fā)；
3、負責將訓練好的神經(jīng)網(wǎng)絡(luò)向硬件平臺（嵌入式、FPGA等）的部署。
1、全日制統(tǒng)招碩士以上學歷，計算機、電子工程、數(shù)學、控制、通信等相關(guān)專業(yè)；
2、精通c/c++語言，熟悉python語言為加分項；
3、熟悉主流嵌入式軟件開發(fā)，有Linux開發(fā)使用經(jīng)驗優(yōu)先;
4、熟悉神經(jīng)網(wǎng)絡(luò)及深度學習算法優(yōu)先；
5、學習能力強，對新技術(shù)有鉆研興趣，責任心強。
1. 參與NPU的架構(gòu)定義并針對設(shè)計進行時序、面積、功耗的優(yōu)化；
2. 參與NPU內(nèi)部模塊的RTL設(shè)計、仿真、驗證；
3. 配合SOC工程師完成系統(tǒng)集成；
4. 配合FPGA工程師、嵌入式工程師完成板級驗證；
5. 負責相關(guān)技術(shù)文檔的維護。
1. 本科及以上學歷，電子、微電子、通信相關(guān)專業(yè)，3年以上數(shù)字IC或FPGA開發(fā)經(jīng)驗；
2. 精通數(shù)字電路，精通Verilog/SystemVerilog，熟悉Tcl/Perl/Python腳本；
3. 熟悉常用的仿真工具(VCS/NC-Verilog/Modelsim/Verdi)；
4. 了解數(shù)字IC設(shè)計流程，如DC，PT，PR等；
5. 有人工智能算法硬件化經(jīng)驗者優(yōu)先考慮；
6. 有較強的問題分析和解決能力，有良好的溝通能力和團隊合作精神。
1. 參與SOC產(chǎn)品規(guī)格和系統(tǒng)架構(gòu)定義；
2. 參與各功能IP的RTL設(shè)計和集成；
3. 參與SOC系統(tǒng)設(shè)計，包括時鐘、復位、功耗等；
4. 配合驗證人員完成模塊及系統(tǒng)級驗證；
5. 支持嵌入式開發(fā)及相關(guān)技術(shù)文檔的維護。
1. 碩士及以上學歷，3年以上SOC相關(guān)設(shè)計開發(fā)經(jīng)驗；
2. 精通Verilog/SystemVerilog，熟悉Tcl/Perl/Python腳本；
3. 熟悉數(shù)字IC設(shè)計流程，熟悉常用總線協(xié)議，如AXI，AHB等；
4. 有低功耗設(shè)計經(jīng)驗者優(yōu)先考慮；
5. 有嵌入式開發(fā)經(jīng)驗或算法到硬件映射經(jīng)驗者優(yōu)先考慮；
6. 有較強的問題分析和解決能力，有良好的溝通能力和團隊合作精神。
1、負責收集、匯總和分析與企業(yè)相關(guān)的國家和地方政府政策信息以及項目申報信息；
2、組織開展項目申報工作，獨立完成項目書的撰寫，包括但不限于項目申報流程跟進，組織答辯等工作。
3、負責已申報項目的管理工作，根進項目進程及經(jīng)費使用情況，組織完成項目驗收，項目結(jié)束后材料的整理歸檔；
4、完成公司安排的與項目申報相關(guān)的其他工作。
1、統(tǒng)招全日制本科及以上學歷，計算機、電子工程、自動化等理工類專業(yè)；
2、3年以上項目申報經(jīng)驗（優(yōu)秀者可放寬），有工業(yè)互聯(lián)網(wǎng)方向或軍民融合方向項目成功申報經(jīng)歷者優(yōu)先；
3、具備扎實的文字功底，具有良好的溝通和協(xié)調(diào)能力，思路清晰；
4、強烈的責任心和團隊合作精神，耐心細致，善于學習和總結(jié)，超強執(zhí)行力。
